隨著系統(tǒng)設(shè)計復(fù)雜性和集成度的大規(guī)模提高，電子系統(tǒng)設(shè)計師們正在從事100MHZ以上的電路設(shè)計，總線的工作頻率也已經(jīng)達(dá)到或者超過50MHZ，有的甚至超過100MHZ。目前約50% 的設(shè)計的時鐘頻率超過50MHz，將近20% 的設(shè)計主頻超過120MHz。
　　當(dāng)系統(tǒng)工作在50MHz時，將產(chǎn)生傳輸線效應(yīng)和信號的完整性問題；而當(dāng)系統(tǒng)時鐘達(dá)到120MHz時，除非使用高速電路設(shè)計知識，否則基于傳統(tǒng)方法設(shè)計的PCB將無法工作。因此，高速電路設(shè)計技術(shù)已經(jīng)成為電子系統(tǒng)設(shè)計師必須采取的設(shè)計手段。只有通過使用高速電路設(shè)計師的設(shè)計技術(shù)，才能實(shí)現(xiàn)設(shè)計過程的可控性。

（二）、什么是高速電路

　　通常認(rèn)為如果數(shù)字邏輯電路的頻率達(dá)到或者超過45MHZ~50MHZ，而且工作在這個頻率之上的電路已經(jīng)占到了整個電子系統(tǒng)一定的份量（比如說１／３），就稱為高速電路。
　　實(shí)際上，信號邊沿的諧波頻率比信號本身的頻率高，是信號快速變化的上升沿與下降沿（或稱信號的跳變）引發(fā)了信號傳輸?shù)姆穷A(yù)期結(jié)果。因此，通常約定如果線傳播延時大于1/2數(shù)字信號驅(qū)動端的上升時間，則認(rèn)為此類信號是高速信號并產(chǎn)生傳輸線效應(yīng)。
    信號的傳遞發(fā)生在信號狀態(tài)改變的瞬間，如上升或下降時間。信號從驅(qū)動端到接收端經(jīng)過一段固定的時間，如果傳輸時間小于1/2的上升或下降時間，那么來自接收端的反射信號將在信號改變狀態(tài)之前到達(dá)驅(qū)動端。反之，反射信號將在信號改變狀態(tài)之后到達(dá)驅(qū)動端。如果反射信號很強(qiáng)，疊加的波形就有可能會改變邏輯狀態(tài)。
（三）、高速信號的確定
上面我們定義了傳輸線效應(yīng)發(fā)生的前提條件，但是如何得知線延時是否大于1/2驅(qū)動端的信號上升時間？ 一般地，信號上升時間的典型值可通過器件手冊給出，而信號的傳播時間在PCB設(shè)計中由實(shí)際布線長度決定。下圖為信號上升時間和允許的布線長度(延時)的對應(yīng)關(guān)系?！?/span>